BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-265298

(43) Date of publication of application: 28.09.2001

(51)Int.CI.

G09G 3/36

G02F 1/133

G09G 3/20

(21)Application number: 2001-028541

(71) Applicant: SAMSUNG ELECTRONICS CO

LTD

(22)Date of filing:

05.02.2001

(72)Inventor: RI HAKUUN

(30)Priority

Priority number: 2000 200005442

Priority date: 03.02.2000

Priority country: KR

2000 200043509

27.07.2000

KR

2000 200073672

06.12.2000


KR

(54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS DRIVING METHOD AND DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device for improving the response speed of a liquid crystal by changing the driving method of the liquid crystal without the need for changing the construction of a TFT-LCD panel.

SOLUTION: In this liquid crystal display device, after a correction data voltage is generated by simultaneously considering the data voltage of a current frame and the data voltage of a previous frame, the generated correction data voltage is applied to data lines. Then, a pixel voltage is made to be able to instantly reach a target voltage level by applying the correction data voltage to the data lines.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-265298 (P2001-265298A)

(43)公開日 平成13年9月28日(2001.9.28)

(51) Int.Cl. ⁷		識別記号		FΙ		テーマュード(参考)
G09G	3/36			G 0 9 G	3/36	
G02F	1/133	5 7 5	•	G 0 2 F	1/133	5 7 5
G 0 9 G	3/20	6 2 1		G 0 9 G	3/20	621F

審査請求 未請求 請求項の数61 OL (全 23 頁)


(21)出願番号	特願2001-28541(P2001-28541)	(71) 出願人						
(22)出顧日	平成13年2月5日(2001.2.5)		三星電子株式会社 大韓民国京畿道水原市八達区梅雞洞416					
	·	(72)発明者	李 白 篡					
(31)優先権主張番号	$2\ 0\ 0\ 0\ -\ 5\ 4\ 4\ 2$		大韓民国京畿道龍仁市器與邑農書里山24番					
(32)優先日	平成12年2月3日(2000.2.3)		地					
(33)優先権主張国	韓国 (KR)	(74)代理人	100094145					
(31)優先権主張番号	$2\ 0\ 0\ 0\ -4\ 3\ 5\ 0\ 9$		弁理士 小野 由己男 (外1名)					
(32)優先日	平成12年7月27日(2000.7.27)							
(33)優先権主張国	韓国 (KR)							
(31)優先権主張番号	2000-73672							
(32)優先日	平成12年12月 6 日 (2000. 12.6)							
(33)優先権主張国	韓国 (KR)							

(54) 【発明の名称】 液晶表示装置とその駆動方法及び装置

(57)【要約】

【課題】 TFT LCDのパネルの構造を変える必要なく、液晶の駆動方法を変えることによって液晶の応答速度を改善させるための液晶表示装置を提供することにある。

【解決手段】 本発明の液晶表示装置は、現在のフレームのデータ電圧と以前のフレームのデータ電圧とを同時に考慮して補正データ電圧を生成した後、生成された補正データ電圧をデータラインに印加する。前記の補正データ電圧をデータラインに印加することにより、画素電圧がすぐに目標レベルに到達し得るようにする。



【特許請求の範囲】

【請求項1】データ階調信号ソースから階調信号を受信し、現在のフレームの階調信号と以前のフレームの階調信号とと出力するデータ階調信号を出力するデータ階調信号補正部と;前記データ階調信号補正部から出力される前記補正階調信号に対応するデータ電圧に変えて画像に母を出力するデータドライバー部と;走査信号を伝達は供給するゲートラインと、前記画像信号を伝達し、前記ゲートラインと、前記が一トラインと、前記が一トラインとが前記データラインによって囲まれた領域に形成され、それぞれ前記ゲートライン及び前記データラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画素とを含む液晶表示パネルとを含む液晶表示装置。

【請求項2】前記データ階調信号補正部は、

前記データ階調信号ソースから階調信号を受信し、一つのフレームの間前記受信された階調信号を保存して出力するフレームメモリと;前記フレームメモリの階調信号の記録及び判読を制御するコントローラーと;前記デー 20 タ階調信号ソースから受信される現在のフレームの階調信号と前記フレームメモリから受信される以前のフレームの階調信号とを考慮して前記補正階調信号を出力するデータ階調信号変換器とを含む請求項1に記載の液晶表示装置。

【請求項3】前記データ階調信号ソースから受信される 階調信号に同期するクロック周波数と前記コントローラ ーが同期するクロック周波数とが同一であることを特徴 とする請求項2に記載の液晶表示装置。

【請求項4】前記データ階調信号ソースから受信される 30 階調信号に同期するクロック周波数と前記コントローラーが同期するクロック周波数とが相異することを特徴とする請求項2に記載の液晶表示装置。

【請求項5】前記データ階調信号ソースから伝送される階調信号を受信し、前記コントローラーが同期するクロック周波数に合うように階調信号を合成して、合成された階調信号を前記フレームメモリと前記データ階調信号変換器とに出力する合成器と;前記データ階調信号変換器から出力される階調信号を前記データ階調信号ソースから伝送される階調信号が同期する周波数に合うように40分離する分離器とをさらに含むことを特徴とする請求項4に記載の液晶表示装置。

【請求項6】前記データ階調信号変換器は、

現在のフレームのデータ電圧を V_n 、以前のフレームのデータ電圧を V_{n-1} とすると、 $|V_n'| = |V_n| + f$ ($|V_n| - |V_{n-1}|$)の式を満たす補正データ電圧 V_n 、を出力するように階調信号を補正することを特徴とする請求項2乃至5のいずれかに記載の液晶表示装置。

【請求項7】前記データ階調信号変換器は、

デジタル回路を用いて前記式を満たす補正された階調信 50

号を出力することを特徴とする請求項6に記載の液晶表示装置。

【請求項8】前記データ階調信号変換器は、

(2)

以前のフレームの階調信号と現在のフレームの階調信号 とに対応する補正階調信号を記録するルックアップテー ブルを保存するメモリを含むことを特徴とする請求項2 乃至5のいずれかに記載の液晶表示装置。

【請求項9】前記ルックアップテーブルは、

前記補正データ電圧が第1電圧より大きい場合には前記補正データ電圧を前記第1電圧とし、前記補正データ電圧が第2電圧より小さい場合には前記補正データ電圧を前記第2電圧とすることを特徴とする請求項8に記載の液晶表示装置。

【請求項10】前記データ階調信号補正部は、

前記データ階調信号ソースから r、g、b に対するn ビットの階調信号を受信し、前記 n ビットのうち現在のフレームのm ビットの階調信号と以前のフレームの前記m ビットの階調信号とを考慮した補正階調信号を出力する ことを特徴とする請求項 1 に記載の液晶表示装置。

【請求項11】前記データ階調信号補正部は、

前記データ階調信号ソースから前記mビットの階調信号を受信し、一つのフレームの間前記受信された階調信号を保存して出力するフレームメモリと;前記フレームメモリの階調信号の記録及び判読を制御するコントローラーと:前記データ階調信号ソースから受信される現在のフレームの前記mビットの階調信号と前記フレームメモリから受信される以前のフレームの前記mビットの階調信号とを考慮して補正階調信号を生成して出力するデータ階調信号変換器とをさらに含むことを特徴とする請求項10に記載の液晶表示装置。

【請求項12】前記mは、前記nビットの階調信号のうちLSBからi(0、1、2、…、n−1)個を除いた残りのビットであることを特徴とする請求項11に記載の液晶表示装置。

【請求項13】前記mは、r、g、bに応じてその値を 異にすることを特徴とする請求項11に記載の液晶表示 装置

【請求項14】前記mは、前記bに対して最も大きいことを特徴とする請求項13に記載の液晶表示装置。

) 【請求項15】前記mは、前記gに対して最も小さいと とを特徴とする請求項13に記載の液晶表示装置。

【請求項16】前記データ階調信号変換器は、

前記データ階調信号ソースから受信される n ビットの階調信号のうち補正を行わない(n-m)ビットを受信し、前記受信された(n-m)ビットを現在のフレームの階調信号と以前のフレームの階調信号とを考慮して生成した階調信号に足して n ビットの補正階調信号を生成することを特徴とする請求項 1 1 に記載の液晶表示装置。

50 【請求項17】前記フレームメモリは、

前記データ階調信号ソースの奇数番目のmピットの階調信号の出力をライトし、前記データ階調信号ソースの偶数番号目のmピットの階調信号をリードする第1フレームメモリと;前記データ階調信号ソースの奇数番目のmピットの階調信号の出力をリードし、偶数番号目のmピットの階調信号をライトする第2フレームメモリとを含むことを特徴とする請求項11に記載の液晶表示装置。【請求項18】前記データ階調信号変換器は、

現在のフレームのデータ電圧を V_n 、以前のフレームのデータ電圧を V_{n-1} とすると、 $|V_n'|=|V_n|+f$ ($|V_n|-|V_{n-1}|$) の式を満たす補正データ電圧 V_n を出力するように階調信号を補正することを特徴とする請求項11 に記載の液晶表示装置。

【請求項19】前記データ階調信号変換器は、 デジタル回路を用いて前記式を満たす補正された階調信 号を出力することを特徴とする請求項18に記載の液晶 表示装置。

【請求項20】前記データ階調信号変換器は、

以前のフレームの階調信号と現在のフレームの階調信号とに対応する補正階調信号を記録するルックアップテー 20 ブルを保存するメモリを含むことを特徴とする請求項 1 1 に記載の液晶表示装置。

【請求項21】前記ルックアップテーブルは、

前記補正データ電圧が第1電圧より大きい場合には前記補正データ電圧を前記第1電圧とし、前記補正データ電圧が第2電圧より小さい場合には前記補正データ電圧を前記第2電圧とすることを特徴とする請求項20に記載の液晶表示装置。

【請求項22】前記データ階調信号補正部は、

前記データ階調信号ソースから r、g、b に対するxビ 30 ットの階調データを受信して、現在のフレームのxビットの階調データと以前のフレームのxビットの階調データとから所定のMSBビットはルックアップテーブルを用いて第1補正し、現在のフレームの階調データの残りのビットと以前のフレームの階調データの残りのビットとは所定の演算によって第2補正し、前記第1補正と第2補正とを通じて補正階調データを出力することを特徴とする請求項1に記載の液晶表示装置。

【請求項23】前記データ階調信号補正部は、

前記データ階調信号ソースから x ビットの階調データを 40 受信し、一つのフレームの間前記受信された階調データ を保存して出力するフレームメモリと:前記フレームメモリの階調データの記録及び判読を制御するコントローラーと:前記データ階調信号ソースから受信される現在 のフレームの x ビットの階調データと前記フレームメモリから受信される以前のフレームの x ビットの階調データとを考慮して補正階調データを生成して前記データドライバー部に出力するデータ階調信号変換器とを含むてとを特徴とする請求項22に記載の液晶表示装置。

【請求項24】前記データ階調信号変換器は、

以前の画像データと現在の画像データとのxビットのデータのMSByビットのデータ各々の提供を受けて動画像補正のための変数(f、a、b)を出力するルックアップテーブルと;以前の画像データと現在の画像データとのxビットのデータのLSBzビットのデータ各々の提供を受け、前記変数(f、a、b)の提供を受けて補正されたグレーデータを出力する演算部とを含むことを特徴とする請求項23に記載の液晶表示装置。

【請求項25】前記補正されたグレーデータ (G。´) 10 は、

 $G_n' = f([G_n]_z, [G_{n-1}]_z) + a([G_n]_z, [G_{n-1}]_z) \times_v [G_n] / 2^z - b([G_n]_z, [G_{n-1}]_z) \times_v [G_n] / 2^z$

(とこで、zはx-y、 [G_n]、t4 G_n のLSBzUットを全て0で満たした値、 [G_{n-1}]、t4 G_{n-1} のLSBzUットを全て0で満たした値、t5 G_n 1 G_n 0 G_n

0 【請求項26】前記補正されたグレーデータ(G_n´)は、

 $G_n' = f'([G_n]_x + a([G_n]_x, [G_{n-1}]_x) \times_{v} [G_n] / 2' - b([G_n]_x, [G_{n-1}]_x) \times_{v} [G_n] / 2'$

(ととで、zはx-y、f=f([G_n], [G_{n-1}],) -[G_n], (G_n], は G_n のLSBzビットを全て0で満たした値、[G_{n-1}], は G_{n-1} のLSBzビットを全て0で満たした値、 $[G_n]$ は G_n のMSByビットを全て0で満たした値、aとりは全て正の整数) に基づいて算出されることを特徴とする請求項24に記載の液晶表示装置。

【請求項27】前記補正されたグレーデータ(G,´)は

. $G_n' = f'([G_n]_x \cdot [G_{n-1}]_x + G_n + a'([G_n]_x \cdot [G_{n-1}]_x) \times_{v} [G_n] / 2^{v} - b([G_n]_x \cdot [G_n]_x \cdot [G_n]_x) \times_{v} [G_n] / 2^{v}$

(とこで、zはx-y、f = f-G,、 $[G_n]$,はG, のLSBzビットを全て0で満たした値、 $[G_{n-1}]$,は G_{n-1} のLSBzビットを全て0で満たした値、

(G_n] はG_nのMSByビットを全て0で満たした値、a は整数、bは正の整数)に基づいて算出されることを特徴とする請求項24に記載の液晶表示装置。
 [請求項28] 前記[G_n] = [G_{n-1}] である場合、G_n = G_{n-1}の条件を満たすためにはa - b = 16でなければならないことを特徴とする請求項25又は26に記載の液晶表示装置。

【請求項29】前記 $[G_n]_* = [G_{n-1}]_*$ である場合には、 $G_n^* = G_{n-1}$ の条件を満たすためには $a^* - b = 0$ でなければならないととを特徴とする請求項27に記載50の液晶表示装置。

【請求項30】 走査信号を伝達する多数のゲートラインと、データ電圧を伝達し、前記ゲートラインと絶縁して交差する多数のデータラインと、前記ゲートライン及びデータラインによって囲まれた領域に形成され、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有する行列の形態に配列された多数の画素とを含む液晶表示装置パネルと;ゲートラインに走査信号を順次に供給するゲートドライバー部と;データ電圧ソースからデータ電圧を受信し、現在のフレームのデータ電圧と以前のフレームのデータ電圧とを考慮して補正データ電圧を出力するデータ電圧補正部と;前記データ電圧補正部から出力される前記補正データ電圧を前記データラインに供給するデータドライバー部とを含む液晶表示装置。

【請求項31】前記データ電圧変換器は、

現在のフレームのデータ電圧を V_n 、以前のフレームのデータ電圧を V_{n-1} とすると、 $|V_n| = |V_n| + f$ ($|V_n| - |V_{n-1}|$)の式を満たす補正データ電圧 V_n を出力するようにデータ電圧を補正することを特徴とする請求項30に記載の液晶表示装置。

【請求項32】多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、前記ゲートライン及びデータラインによって囲まれた領域に形成され、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有する行列の形態に配列された多数の画素とを含む液晶表示装置の駆動方法において、

- (a) 前記ゲートラインに走査信号を順次に供給する段階と;
- (b) 画像信号ソースから画像信号を受信し、現在のフレームの画像信号と以前のフレームの画像信号とを考慮して補正画像信号を生成する段階と;
- (c) 生成された前記補正画像信号に対応するデータ電 圧を前記データラインに供給する段階とを含む液晶表示 装置の駆動方法。

【請求項33】前記画像信号はアナログ電圧であることを特徴とする請求項32に記載の液晶表示装置の駆動方法。

【請求項34】前記画像信号はデジタル階調信号である ことを特徴とする請求項32に記載の液晶表示装置の駆 40 動方法。

【請求項35】前記段階(b)は、

(b-1)前記画像信号ソースから受信された階調信号を一つのフレームだけ遅延させる段階と;

(b-2)前記画像信号から受信された現在のフレームの階調信号と前記遅延された以前のフレームの階調信号とを考慮して補正階調信号を生成する段階とを含むことを特徴とする請求項34に記載の液晶表示装置の駆動方法。

【請求項36】前記補正画像信号は、

現在のフレームのデータ電圧を V_n 、以前のフレームのデータ電圧を V_{n-1} とすると、 $|V_n'|=|V_n|+f$ ($|V_n|-|V_{n-1}|$) の式を満たすことを特徴とする請求項32乃至35のいずれかに記載の液晶表示装置の駆動方法。

【請求項37】前記段階(b)は、

以前のフレームの階調信号と現在のフレームの階調信号 とに対応する補正階調信号を記録するルックアップテー ブルを検索して補正階調信号を生成することを特徴とす る請求項35に記載の液晶表示装置の駆動方法。

【請求項38】前記ルックアップテーブルは、

前記補正データ電圧が第1電圧より大きい場合には前記 補正データ電圧を前記第1電圧とし、前記補正データ電 圧が第2電圧より小さい場合には前記補正データ電圧を 前記第2電圧とすることを特徴とする請求項37に記載 の液晶表示装置の駆動方法。

【請求項39】多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、前記ゲートライン及びデータラインによって囲まれた領域に形成20 され、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有する行列の形態に配列された多数の画素とを含む液晶表示装置の駆動方法において、

- (a)前記ゲートラインに走査信号を順次に供給する段階と:
- (b) データ階調信号ソースからnビットの階調信号を受信し、nビットのうち現在のフレームのmビットの階調信号と以前のフレームのmビットの階調信号とを考慮して補正階調信号を生成する段階と;
- 30 (c)生成された前記補正階調信号に対応するデータ電 圧を前記データラインに供給する段階とを含む液晶表示 装置の駆動方法。

【請求項40】前記段階(b)は、

(b-1)前記データ階調信号ソースから受信されたnビットの階調信号のうちmビットのみを一つのフレームだけ遅延させる段階と:

(b-2)前記データ階調信号ソースから受信された現在のフレームのmビットの階調信号と前記遅延された以前のフレームのmビットの階調信号とを考慮してmビットの第1補正階調信号を生成する段階と:

(b-3) 補正されずにバイパスされた (n-m) ビットを前記段階 (b-2) で生成されたmビットの第1階 調信号に足してnビットの第2補正階調信号を生成する段階とを含む請求項39に記載の液晶表示装置の駆動方法。

【請求項41】前記mは、前記nビットの階調信号のうちLSBからi(0、1、2、…、n-1)個を除いた残りのビットであることを特徴とする請求項40に記載の液晶表示装置の駆動方法。

50 【請求項42】前記mは、r、g、bに応じてその値を

(4)

(5)

8

異にすることを特徴とする請求項41 に記載の液晶表示 装置の駆動方法。

【請求項43】前記mは、前記bに対して最も大きいと とを特徴とする請求項42に記載の液晶表示装置の駆動 方法。

【請求項44】前記mは、前記gに対して最も小さいことを特徴とする請求項42に記載の液晶表示装置の駆動方法。

【請求項45】前記補正階調信号は、

現在のフレームのデータ電圧を V_n 、以前のフレームのデータ電圧を V_{n-1} とすると、 $|V_n'| = |V_n| + f$ ($|V_n| - |V_{n-1}|$)の式を満たすことを特徴とする 請求項39 に記載の液晶表示装置の駆動方法。

【請求項46】前記段階(b-2)は、

以前のフレームの前記mビットの階調信号と現在のフレームの前記mビットの階調信号とに対応する補正階調信号を記録するルックアップテーブルを検索して、第1補正階調信号を生成することを特徴とする請求項40に記載の液晶表示装置の駆動方法。

【請求項47】前記ルックアップテーブルは、

前記補正階調電圧が第1電圧より大きい場合には前記補 正データ電圧を前記第1電圧とし、前記補正データ電圧 が第2電圧より小さい場合には前記補正データ電圧を前 記第2電圧とすることを特徴とする請求項46に記載の 液晶表示装置の駆動方法。

【請求項48】多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、前記ゲートライン及びデータラインによって囲まれた領域に形成され、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有するマトリックスの30形態に配列された多数の画素とを含む液晶表示装置の駆動方法において、

- (a) 前記ゲートラインに走査信号を順次に供給する段階と;
- (b) 外部の画像信号ソースからxビットの画像階調データを受信する段階と;
- (c)前記受信された画像階調データを一つのフレーム 遅延させる段階と;
- (d)前記一つのフレーム遅延されたデジタル階調データのMSByビットと現在のフレームで受信されるデジ 40 タル階調データのMSByビットとに基づいてルックアップテーブルから動画像補正のための変数を導く段階と;
- (e)前記一つのフレーム遅延されたデジタル階調データのLSB(x-y)ビットと、前記現在のフレームで受信されるデジタル階調データのLSB(x-y)ビットと、前記段階(d)で導いた変数とを演算処理して補正されたグレーデータを生成する段階と:
- (f)生成された前記補正されたグレーデータに対応す 結されているスイッチング素子を有するマトリックスのるデータ電圧を前記データラインに供給する段階とを含 50 形態に配列された多数の画素とを含む液晶表示装置の駆

む液晶表示装置の駆動方法。

【請求項49】前記補正されたグレーデータ (Gv´) は、

 $G_n '= f ([G_n]_z \cdot [G_{n-1}]_z + a ([G_n]_z \cdot [G_{n-1}]_z)$ $G_n '= f ([G_n]_z \cdot [G_{n-1}]_z)$ $G_n '= f ([G_n]_z \cdot [G_{n-1}]_z)$ $G_n '= f ([G_n]_z \cdot [G_{n-1}]_z)$

(ここで、2はx-y、[G_n],はG_nのLSB2ビットを全て0で満たした値、[G_{n-1}],はG_{n-1}のLSB2ビットを全て0で満たした値、v[G_n]はG_nのMSByビットを全て0で満たした値、aとbは全て正の整数)に基づいて算出されることを特徴とする請求項48に記載の液晶表示装置の駆動方法。

【請求項50】前記補正されたグレーデータ (G。´)は、

 $G_n '= f' ([G_n]_z \cdot a ([G_n]_z \cdot [G_{n-1}]_z) \times , [G_n] / 2^z - b ([G_n]_z \cdot [G_{n-1}]_z) \times , [G_n] / 2^z$

(ことで、zはx-y、f´=f([G_n],
 [G_{n-1}],) - [G_n],、[G_n],はG_nのLSBzビの ットを全て0で満たした値、[G_{n-1}],はG_{n-1}のLSBzビットを全て0で満たした値、,[G_n]はG_nのMSByビットを全て0で満たした値、aとbは全て正の整数)に基づいて算出されることを特徴とする請求項48に記載の液晶表示装置の駆動方法。

【請求項51】前記補正されたグレーデータ (G。´)

 $G_n' = f'([G_n]_{x}, [G_{n-1}]_{x} + G_n + a'([G_n]_{x}, [G_{n-1}]_{x}) \times_{v} [G_n] / 2^{v} - b([G_n]_{x}, [G_{n-1}]_{x}) \times_{v} [G_n] / 2^{v}$

30 (ここで、zはx-y、 $f^-=f-G_s$ 、 $[G_s]_s$ は G_s のLSBzビットを全て0で満たした値、 $[G_{s-1}]_s$ は G_{s-1} のLSBzビットを全て0で満たした値、

、[G,] はG,のMSByビットを全て0で満たした値、a 、は整数、b は正の整数)に基づいて算出される ことを特徴とする請求項48に記載の液晶表示装置の駆動方法。

【請求項52】前記 $[G_n]$, $=[G_{n-1}]$, である場合、 $G_n = G_{n-1}$ の条件を満たすためにはa-b=16でなければならないことを特徴とする請求項49又は50に記載の液晶表示装置の駆動方法。

【請求項53】前記 [G_n] , = [G_{n-1}] , である場合、 G_n = G_{n-1} の条件を満たすためにはa n-1 n-1

【請求項54】多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、前記ゲートライン及びデータラインによって囲まれた領域に形成され、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画案とを含む液具表示装置の販

特開2001-265298

10

動装置において、

データ階調信号ソースから r、g、b に対する x ビット 階調データを受信して、現在のフレームの x ビットの階 調データと以前のフレームの x ビットの階調データとから所定のM S B ビットはルックアップテーブルを用いて 第 1 補正し、現在のフレームの階調データの残りのビットと以前のフレームの階調データの残りのビットとは所定の演算によって第 2 補正し、前記第 1 補正と第 2 補正とを通じて補正階調データを出力するデータ階調信号補正部と;前記データ階調信号補正部から出力される前記 10 補正階調データに対応するデータ電圧に変えて画像信号を前記データラインに出力するデータドライバー部と 言いたを含む液晶表示装置の駆動装置。

【請求項55】前記データ階調信号補正部は、

前記データ階調信号ソースから x ビットの階調データを受信し、一つのフレームの間前記受信された階調データを保存して出力するフレームメモリと;前記フレームメモリの階調データの記録及び判読を制御するコントローラーと;前記データ階調信号ソースから受信される現在 20のフレームの x ビットの階調データと前記フレームメモリから受信される以前のフレームの x ビットの階調データとを考慮して補正階調データを生成して前記データドライバー部に出力するデータ階調信号変換器とを含むことを特徴とする請求項54 に記載の液晶表示装置の駆動装置。

【請求項56】前記データ階調信号変換器は、

以前のフレームの画像データと現在のフレームの画像データとのxビットのデータのMSByビットのデータ各々の提供を受けて、動画像補正のための変数(f、a、b)を出力するルックアップテーブルと;以前の画像データと現在の画像データのxビットのデータのLSBzビットのデータ各々の提供を受け、前記変数(f、a、b)の提供を受けて補正されたグレーデータを出力する演算部とを含むことを特徴とする請求項55に記載の液晶表示装置の駆動装置。

【 請求項 5 7 】 前記補正されたグレーデータ (G, ´) は、

 $G_n := f'([G_n]_{x}, [G_{n-1}]_{x} + a([G_n]_{x}, [G_{n-1}]_{x}) \times_{v} [G_n] / 2^{x} - b([G_n]_{x}, [G_{n-1}]_{x}) \times_{v} [G_n] / 2^{x}$

(ことで、zはx-y、 [G_n]、iは G_n のLSBzビットを全て0で満たした値、[G_{n-1}]、iは G_{n-1} のLSBzビットを全て0で満たした値、、[G_n] は G_n のMSByビットを全て0で満たした値、aとりは全て正の整数)に基づいて算出されることを特徴とする請求項56に記載の液晶表示装置の駆動装置。

【請求項58】前記補正されたグレーデータ (G。´) は

 $G_{n}'=f'([G_{n}]_{n}+a([G_{n-1}]_{n})\times_{n}$ 50 なものであり、この中でも薄膜トランジスタ(thin

 $[G_n]/2^{z}-b([G_n]_{z}\cdot [G_{n-1}]_{z})\times_{v} [G_n]/2^{z}$

(ここで、zはx-y、f = f ([G_n], (G_{n-1}],) - [G_n], (G_n) , (G_n) $(G_$

0 【請求項59】前記補正されたグレーデータ (G, ´) は、

 $G_n' = f'([G_n]_x, [G_{n-1}]_x + G_n + a'([G_n]_x, [G_{n-1}]_x) \times_v [G_n] / 2^x - b([G_n]_x, [G_{n-1}]_x) \times_v [G_n] / 2^x$

(ここで、zはx-y、f = $f-G_n$ 、[G_n],は G_n のLSBzビットを全て0で満たした値、[G_{n-1}],は G_{n-1} のLSBzビットを全て0で満たした値、v[G_n]はv0のMSBv1ビットを全てv0で満たした

値、a は整数、b は正の整数)に基づいて算出される

0 ととを特徴とする請求項56に記載の液晶表示装置の駆動装置。

【請求項60】前記 [G_n],= [G_{n-1}],である場合、 G_n = G_{n-1} の条件を満たすためにはa-b=16でなければならないことを特徴とする請求項57または58に記載の液晶表示装置の駆動装置。

【請求項61】前記 [G_n] $_{n-1}$] である場合、 G_n $_{n-1}$ の条件を満たすためにはa $_{n-1}$ の条件を満たすためにはa $_{n-1}$ の条件を満たすためにはa $_{n-1}$ の条件を満たする請求項59に記載の液 晶表示装置の駆動装置。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は液晶表示装置とその 駆動方法及び装置に係わり、特に、動画像具現に適する ように補償されたデータ電圧が印加される液晶表示装置 とその駆動方法及び装置に関するものである。

[0002]

【従来の技術】近来、パソコンやテレビなどの軽量化、 薄形化によってディスプレイ装置も軽量化、薄形化が要求されており、このような要求に従って陰極線管(cathoderaytube: CRT)の代わりに液晶表示装置(liquid crystal display: LCD)のようなフラットパネル型ディスプレイが開発されている。

【0003】LCDは二つの基板の間に注入されている 異方性誘電率を有する液晶物質に電界(electri cfield)を印加し、この電界の強さを調節して 基板に透過する光の重を調節することによって所望の画 像信号を得る表示装置である。このようなLCDは携帯 の簡便なフラットパネル型ディスプレイのうちの代表的 なめのであり、この中でも薄積トランジスタ(thip (7)

40

film transistor: TFT) をスイッチ ング素子として用いたTFT LCDが主に用いられて いる。

【0004】最近は、TFT LCDがコンピュータの ディスプレイ装置だけでなくテレビのディスプレイ装置 として広く用いられるため、動画像を具現する必要が増 加してきた。しかしながら、従来のTFT LCDは応 答速度が遅いために動画像を具現するのは難しいという 短所があった。このような応答速度の問題を改善するた めに、従来は、OCB (optically comp ensated band) モードを用いたり強誘電性 液晶(FLC; ferro-electricliqu id crystal)物質を用いたTFT LCDを用 いていた。

【0005】しかし、このようなOCBモードやFLC 物質を用いるためには従来のTFTLCDパネルの構造 を変えなければならないという問題点があった。

【発明が解決しようとする課題】本発明が目的とする技 術的課題はこのような問題点を解決するためのものであ 20 り、本発明の第1目的は、TFT LCDのパネルの構 造を変える必要なく、液晶の駆動方法を変えることによ って液晶の応答速度を改善させるための液晶表示装置を 提供することにある。

【0007】また、本発明の第2目的は、前記液晶表示 装置の駆動方法を提供することにある。

【0008】また、本発明の第3目的は、前記液晶表示 装置の駆動装置を提供することにある。

[0009]

[0006]

【課題を解決するための手段】前記のような本発明の第 1目的を達成するための本発明の一つの特徴による液晶 表示装置は、データ階調信号ソースから階調信号を受信 し、現在のフレームの階調信号と以前のフレームの階調 信号とを考慮して補正階調信号を出力するデータ階調信 号補正部と:前記データ階調信号補正部から出力される 前記補正階調信号に対応するデータ電圧に変えて画像信 号を出力するデータドライバー部と:走査信号を順次に 供給するゲートドライバー部と;前記走査信号を伝達す る多数のゲートラインと、前記画像信号を伝達し、前記 ゲートラインと絶縁して交差する多数のデータライン と、前記ゲートライン及び前記データラインによって囲 まれた領域に形成され、それぞれ前記ゲートライン及び 前記データラインに連結されているスイッチング素子を 有するマトリックスの形態に配列された多数の画素とを 含む液晶表示パネルとを含んで構成される。

【0010】ととで、前記データ階調信号補正部は、前 記データ階調信号ソースから階調信号を受信し、一つの フレームの間前記受信された階調信号を保存して出力す るフレームメモリと:前記フレームメモリの階調信号の 階調信号ソースから受信される現在のフレームの階調信 号と前記フレームメモリから受信される以前のフレーム の階調信号とを考慮して前記補正階調信号を出力するデ ータ階調信号変換器とを含む。

【0011】また、前記データ階調信号補正部は、前記 データ階調信号ソースから前記mビットの階調信号を受 信し、一つのフレームの間前記受信された階調信号を保 存して出力するフレームメモリと;前記フレームメモリ の階調信号の記録及び判読を制御するコントローラー と;前記データ階調信号ソースから受信される現在のフ 10 レームの前記mビットの階調信号と前記フレームメモリ から受信される以前のフレームの前記mビットの階調信 号とを考慮して補正階調信号を生成して出力するデータ 階調信号変換器とを含み、前記データ階調信号ソースか ちr、g、bに対するnビットの階調信号を受信し、前 記nビットのうち現在のフレームのmビットの階調信号 と以前のフレームの前記mビットの階調信号とを考慮し た補正階調信号を出力する。

【0012】また、前記データ階調信号補正部は、前記 データ階調信号ソースから x ビットの階調データを受信 し、一つのフレームの間前記受信された階調データを保 存して出力するフレームメモリと:前記フレームメモリ の階調データの記録及び判読を制御するコントローラー と;前記データ階調信号ソースから受信される現在のフ レームのx ビットの階調データと前記フレームメモリか ら受信される以前のフレームのxビットの階調データと を考慮して補正階調データを生成して前記データドライ バー部に出力するデータ階調信号変換器とを含み、前記 データ階調信号ソースから r 、g 、b に対する x ビット の階調データを受信して、現在のフレームのxビットの 階調データと以前のフレームのxビットの階調データと から所定のMSBビットはルックアップテーブルを用い て第1補正し、現在のフレームの階調データの残りのビ ットと以前のフレームの階調データの残りのビットとは 所定の演算によって第2補正し、前記第1補正と第2補 正とを通じて補正階調データを出力する。

【0013】また、前記のような本発明の第1目的を達 成するための本発明の他の一つの特徴による液晶表示装 置は、走査信号を伝達する多数のゲートラインと、デー タ電圧を伝達し、前記ゲートラインと絶縁して交差する 多数のデータラインと、前記ゲートライン及びデータラ インによって囲まれた領域に形成され、それぞれ前記ゲ ートライン及びデータラインに連結されているスイッチ ング素子を有する行列の形態に配列された多数の画素と を含む液晶表示装置パネルと:ゲートラインに走査信号 を順次に供給するゲートドライバー部と;データ電圧ソ ースからデータ電圧を受信し、現在のフレームのデータ 電圧と以前のフレームのデータ電圧とを考慮して補正デ ータ電圧を出力するデータ電圧補正部と;前記データ電 記録及び判読を制御するコントローラーと:前記データ 50 圧補正部から出力される前記補正データ電圧を前記デー

(8)

タラインに供給するデータドライバー部とを含んで構成 される。

【0014】また、前記のような本発明の第2目的を達成するための本発明の一つの特徴による液晶表示装置の駆動方法は、多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、前記ゲートライン及びデータラインによって囲まれた領域に形成され、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有する行列の形態に配列された多数の画素とを含む液晶表示装置の駆動方法において、(a)前記ゲートラインに走査信号を順次に供給する段階と;(b)画像信号ソースから画像信号を受信し、現在のフレームの画像信号と以前のフレームの画像信号とを考慮して補正画像信号を生成する段階と;

(c) 生成された前記補正画像信号に対応するデータ電 圧を前記データラインに供給する段階とを含んで構成さ れる。

【0015】また、前記のような本発明の第2目的を達 成するための本発明の他の一つの特徴による液晶表示装 置の駆動方法は、多数のゲートラインと、前記ゲートラ インと絶縁して交差する多数のデータラインと、前記ゲ ートライン及びデータラインによって囲まれた領域に形 成され、それぞれ前記ゲートライン及びデータラインに 連結されているスイッチング素子を有する行列の形態に 配列された多数の画素とを含む液晶表示装置の駆動方法 において、(a)前記ゲートラインに走査信号を順次に 供給する段階と;(b)データ階調信号ソースからnビ ットの階調信号を受信し、nビットのうちの現在のフレ ームのmビットの階調信号と以前のフレームのmビット の階調信号とを考慮して補正階調信号を生成する段階 と; (c) 生成された前記補正階調信号に対応するデー タ電圧を前記データラインに供給する段階とを含んで構 成される。

【0016】また、前記のような本発明の第2目的を達 成するための本発明のまた他の一つの特徴による液晶表 示装置の駆動方法は、多数のゲートラインと、前記ゲー トラインと絶縁して交差する多数のデータラインと、前 記ゲートライン及びデータラインによって囲まれた領域 に形成され、それぞれ前記ゲートライン及びデータライ ンに連結されているスイッチング素子を有するマトリッ クスの形態に配列された多数の画素とを含む液晶表示装 置の駆動方法において、(a)前記ゲートラインに走査 信号を順次に供給する段階と; (b)外部の画像信号ソ ースからx ピットの画像階調データを受信する段階と; (c) 前記受信された画像階調データを一つのフレーム 遅延させる段階と: (d) 前記一つのフレーム遅延され たデジタル階調データのMSByビットと現在のフレー ムで受信されるデジタル階調データのMSByビットと に基づいてルックアップテーブルから動画像補正のため

れたデジタル階調データのLSB(x-y)ビットと、前記現在のフレームで受信されるデジタル階調データのLSB(x-y)ビットと、前記段階(d)で導いた変数とを演算処理して補正されたグレーデータを生成する段階と;(f)生成された前記補正されたグレーデータに対応するデータ電圧を前記データラインに供給する段階とを含んで構成される。

[0017]また、前記のような本発明の第3目的を達 成するための本発明の一つの特徴による液晶表示装置の 駆動装置は、多数のゲートラインと、前記ゲートライン と絶縁して交差する多数のデータラインと、前記ゲート ライン及びデータラインによって囲まれた領域に形成さ れ、それぞれ前記ゲートライン及びデータラインに連結 されているスイッチング素子を有するマトリックスの形 態に配列された多数の画素とを含む液晶表示装置の駆動 装置において、データ階調信号ソースからr、g、bに 対するxビットの階調データを受信して、現在のフレー ムのxビットの階調データと以前のフレームのxビット の階調データとから所定のMSBビットはルックアップ テーブルを用いて第1補正し、現在のフレームの階調デ ータの残りのビットと以前のフレームの階調データの残 りのビットとは所定の演算によって第2補正し、前記第 1 補正と第2 補正とを通じて補正階調データを出力する データ階調信号補正部と;前記データ階調信号補正部か ら出力される前記補正階調データに対応するデータ電圧 に変えて画像信号を前記データラインに出力するデータ ドライバー部と;前記ゲートラインに走査信号を順次に 供給するゲートドライバー部とを含んで構成される。

【0018】 ここで、前記データ階調信号補正部は、前記データ階調信号ソースからxビットの階調データを受信し、一つのフレームの間前記受信された階調データを保存して出力するフレームメモリと:前記フレームメモリの階調データの記録及び判読を制御するコントローラーと:前記データ階調信号ソースから受信される現在のフレームのxビットの階調データと前記フレームメモリから受信される以前のフレームのxビットの階調データと考慮して補正階調データを生成して前記データドライバー部に出力するデータ階調信号変換器とを含む。【0019】

40 【発明の実施の形態】以下、本発明の実施例を詳細に説明する。

【0020】一般に、LCDは走査信号を伝達する多数のゲートラインと、このゲートラインに交差して形成され、データ電圧を伝達するデータラインとを含む。また、LCDはこのゲートライン及びデータラインによって囲まれた領域に形成され、それぞれゲートライン及びデータラインとスイッチング素子を通じて連結される行列の形態の多数の画素を含む。

に基づいてルックアップテーブルから動画像補正のため 【0021】LCDにおいて各画素は液晶を誘電体としの変数を導く段階と: (e)前記一つのフレーム遅延さ 50 て有するキャパシター、つまり液晶キャパシターにモデ

+ 7

16

リングすることができるが、このようなLCDにおける 各画素の等価回路は図1のとおりである。

【0022】図1に示したように、液晶表示装置の各画素は、データライン(D_{\bullet})とゲートライン(S_{\bullet})にそれぞれソース電極とゲート電極が連結されるTFT10と、 $TFTのドレーン電極と共通電圧(<math>V_{\bullet\bullet\bullet}$)との間に連結される液晶キャバシター(C_{\bullet})と、 $TFTのドレーン電極に連結されるストレージキャパシター(<math>C_{\bullet,\bullet}$)とを含む。

【0023】図1において、ゲートライン(S_n)にゲ 10 ートオン信号が印加されてTFT10がターンオン(turnon)されると、データラインに供給されたデータ電圧(V_a)がTFTを通じて各画素電極(図示せず)に印加される。そうすると、画素電極に印加される画素電圧(V_c)と共通電圧(V_c)との差に該当する電界が液晶(図1では等価的に液晶キャパシターで示した)に印加され、この電界の強さに対応する透過率で光が透過するようにする。この時、画素電圧(V_a)は1フレームの間維持されなければならないが、図1においてストレージキャパシター(C_{st})は画素電極に印加さ 20れた画素電圧(V_a)を維持するために補助として用いられる。

【0024】一方、液晶は異方性誘電率を有するため、液晶の方向によって誘電率が異なる特性がある。つまり、電圧が印加されるのに従って液晶の方向子が変わると誘電率も従って変わり、とれによって液晶キャパシターのキャパシタンス(以下、とれを液晶キャパシタンスという)値も変わるようになる。一度TFTがオンされる区間の間液晶キャパシターに電荷を供給した後でTFTがオフ状態となるが、Q=CVであるので、液晶キャパシタンスが変わると液晶にかかる画素電圧(V。)もまた変わるようになる。

【0025】ノーマリーホワイトモード(Normal ly white mode) TN (twisted N ematics) LCDを例に挙げると、画素に供給さ れる画素電圧が0Vである場合には液晶分子が基板に平 行な方向に配列されるので、液晶キャパシタンスはC $(OV) = \varepsilon \perp A / d$ になる。 ここで、 $\varepsilon \perp$ は液晶分 子が基板に平行な方向に配列された場合、つまり液晶分 子が光の方向と垂直な方向に配列された場合の誘電率を 示しており、Aとdとは各々LCD基板の面積と基板の 間の距離とを示す。フルブラック(full blac k)を具現するための電圧が5Vとすれば、液晶に5V が印加される場合には液晶分子が基板に垂直な方向に配 列されるので、液晶キャパシタンスは $C(5V) = \epsilon$ ■A/dになる。TNモードに用いられる液晶の場合に は ε $\| - \varepsilon \bot > 0$ であるので、液晶に印加される画素 電圧が高くなるほど液晶キャパシタンスがより大きくな る。

【0026】n番目のフレームでフルブラックを具現す 50 が経過した後にはじめて目標画素電圧に到達するように

るためにTFTが充電するべき電荷量はC(5 V)×5 Vである。しかし、すぐ前のフレームである n - 1 番目 のフレームでフルホワイト(V_{*-1} = 0 V)であったと 仮定すれば、TFTのターンオン時間の間には液晶がま だ応答する前であるので液晶キャパシタンスはC(0 V)となる。従って、フルブラックを具現するために n 番目のフレームで5 Vのデータ電圧(V_{*})を印加して も実際に画素に充電される電荷量はC(0 V)×5 Vと なり、C(0 V)<C(5 V)であるので液晶に実際に 供給される画素電圧(V_{*})は5 Vに及ばない画素電圧 (例えば3.5 V)が印加されるためフルブラックが具 現されない。

【0027】また、次のフレームであるn+1番目のフレームでフルブラックを具現するためにデータ電圧(V。)を5Vで印加した場合には液晶に充電される電荷量はC(3.5V)×5Vとなり、結局液晶に供給される電圧(V。)は3.5Vと5Vの間となる。このような過程を繰り返せば結局いくつかのフレームの後に画素電圧(V。)が所望の電圧に到達するようになる。

1 【0028】つまり、これを階調の観点から説明すると、任意の画素に印加される信号(画素電圧)が低い階調から高い階調に(または高い階調から低い階調に)変わる場合、現在のフレームの階調は以前のフレームの階調の影響を受けるのですぐに所望の階調に到達することができず、いくつかのフレームが経過した後にはじめて所望の階調に到達するようになる。同様に、現在のフレームの画素の透過率は以前のフレームの画素の透過率の影響を受けるのでいくつかのフレームが経過した後に所望の透過率を得ることができる。

30 【0029】一方、n-1フレームがフルブラックであり、つまり画素電圧(V。)が5Vであり、nフレームでフルブラックを具現するために5Vのデータ電圧が印加されたとすると、液晶キャバシタンスはC(5V)であるので画素にはC(5V)×5Vに該当する電荷量が充電され、これによって液晶の画素電圧(V。)は5Vとなる。

【0030】 このように、液晶に実際に供給される画素電圧 (V。) は現在のフレームに供給されるデータ電圧だけでなく、以前のフレームの画素電圧 (V。) によっても決定される。

【0031】図2は従来の駆動方式で印加される場合の データ電圧及び画素電圧を示す図である。

【0032】図2に示したように、従来は以前のフレームの画素電圧(V。)を考慮せずに目標画素電圧(V。) に該当するデータ電圧(V。)を毎フレームごとに印加した。従って、実際に液晶に印加される画素電圧

(V。) は先に説明したように以前のフレームの画素電圧に対応する液晶キャパシタンスによって目標画素電圧より低くまたは高くなる。従って、いくつかのフレームが経過した後にはじめて目標画素電圧に到達するように

なる。

【0033】図3はこのような従来の駆動方法による液 晶表示装置の透過率を示す図である。

【0034】図3に示したように、従来は先に説明した ように実際の画素電圧が目標画素電圧より低くなるた め、液晶の応答時間が1フレーム以内である場合にもい くつかのフレームが経過した後にはじめて目標透過率に 到達する。

【0035】本発明の実施例は、現在のフレームの画像 較して次のような補正信号(S。) を生成した後、補 正された画像信号(S_a´)を各画素に印加する。とと で、画像信号(S。)はアナログ駆動方式である場合に はデータ電圧を意味するが、デジタル駆動方式である場 合にはデータ電圧を制御するために二進化された階調信 号を用いるので、実際に画素に印加される電圧の補正は 階調信号の補正を通じて行われる。

【0036】まず、現在のフレームの画像信号(階調信 号またはデータ電圧)が以前のフレームの画像信号と同 ーであれば補正を行わない。

【0037】次に、現在のフレームの階調信号(または データ電圧)が以前のフレームの階調信号(データ電 圧)より高い場合には現在の階調信号(データ電圧)よ り高い補正された階調信号(データ電圧)を出力し、現 在のフレームの階調信号 (データ電圧)が以前のフレー ムの階調信号(データ電圧)より低い場合には現在の階*

 $C_a = \langle C_i \rangle = 1/3 \ (\epsilon \parallel + 2 \epsilon \perp) \ A/d = 5/3 \epsilon \perp A/d = 5/3 \ C_o$

CCC, $C_0 = \varepsilon \perp A/dC$ δ .

【0044】図4から、ε(V) /ε⊥は次の数式2で 示すことができる。

[0045]

【数2】

$$\epsilon$$
 (V) $/\epsilon \perp = 1/3$ (2V+1)

【数3】

 $C(V) = C_1 + C_4 = \epsilon(V) A/d + 5/3 C_0 = 1/3 (2V + 1) C_0 + 5/$ $3C_0 = 2/3 (V+3) C_0$

【0048】画素に印加される電荷量Qは保存されるの で、次の数式4が成立する。

[0049]

【数4】

$$Q=C (V_{p,i}) V_p=C (V_i) V_i$$

【0050】 ことで、V。は現在のフレームに印加され るデータ電圧(反転駆動式の場合にはデータ電圧の絶対 値) を示し、C (V_{n-1}) は以前のフレーム (n − 1フ ★

 $C(V_{p-1}) V_q = C(V_f) V_f = 2/3(V_{p-1}+3) V_q = 2/3(V_f+3) V_f$

40 る。

【0053】従って、実際の画素電圧V,は次の数式6 で示すことができる。

[0054]

【数6】

$$V_f = \frac{-3 + \sqrt{9 + 4V_n(V_{n-1} + 3)}}{2}$$

*調信号(データ電圧)より低い補正された階調信号(デ ータ電圧)を出力する。この時、補正が行われる程度は 現在の階調信号(データ電圧)と以前のフレームの階調 信号 (データ電圧) との差に比例する。

【0038】以下、本発明の実施例によるデータ電圧の 補正方法を説明する。

【0039】図4は液晶表示装置の電圧-誘電率間の関 係を簡単にモデリングした図である。

【0040】図4において、横軸は画素電圧であり、縦 信号(S_n)を以前のフレームの画像信号(S_{n-1})と比 10 軸は特定画素電圧Vでの誘電率(ε(V))と液晶が基 板に平行な方向に配列された場合、つまり液晶が光の透 過方向と垂直な場合の誘電率 (ε L) との比を示す。

> 【0041】図4においては、 ε (V) $/\varepsilon$ \bot の最大 値、つまり ε $| / \varepsilon \perp$ を 3 と仮定し、 V_{th} と V_{ax} とを 各々1V、4Vと仮定した。ここで、Vょ,とV,,,とと それぞれフルホワイト及びフルブラック(またはその反 対) に該当する画素電圧を示す。

> 【0042】ストレージキャパシターのキャバシタンス (以下、これを 'ストレージキャパシタンス' とする)

20 が液晶キャパシタンスの平均値〈C., 〉と同一であると し、LCD基板の広さ及び基板間の距離を各々Aとdと すると、ストレージキャパシタンスC、は次の数式1で 示すことができる。

[0043]

[0047]

【数1】

※【0046】LCDの総キャパシタンスC(V)は液晶 キャバシタンスとストレージキャパシタンスとの合計で 30 あるので、LCDの総キャパシタンスはC(V)は数式 1及び2から次の数式3で示すことができる。

★レーム)の画素電圧に対応するキャパシタンスを示し、 C(V,)は現在のフレーム(nフレーム)の実際の画 素電圧(V_f)に対応するキャパシタンスを示す。

【0051】数式3及び数式4から次の数式5が導かれ

[0052]

【数5】

【0055】前記の数式6から明確に分かるように、実 際の画素電圧V,は現在のフレームに印加されたデータ 電圧(V。)と以前のフレームに印加された画素電圧 (V,-1)とによって決められる。

【0056】一方、nフレームで画素電圧が目標電圧

50 (V,)に到達するようにするために印加されるデータ

(10)

電圧をV。´とすれば、V。´は数式5から次の数式7で 示すととができる。

19

[0057]

【数7】

$$(V_{n-1}+3) V_n = (V_n+3) V_n$$

【0058】従って、V。 は次の数式8で示すことが

[0059]

【数8】

$$V_n = \frac{V_n + 3}{V_{n-1} + 3} V_n = V_n + \frac{V_n - V_{n-1}}{V_{n-1} + 3} V_n$$

【0060】このように、現在のフレームの目標画素電 圧(V。)と以前のフレームの画素電圧(V。.,)とを考 慮して前記数式8により求められるデータ電圧(V ´)を印加すれば、目標とする画素電圧V。にすぐ到達 することができる。

【0061】前記数式8は図4に示した図及びいくつか の基本仮定から導かれた式であり、一般的なLCDで適 用されるデータ電圧V。 は次の数式9で示すことがで きる。

[0062] 【数9】

$$|V_n| = |V_n| + f(|V_n| - |V_{n-1}|)$$

【0063】ととで、関数fはLCDの特性によって決 められる。関数 f は基本的に次の性質を有する。

【0064】つまり、V゚とV゚・・・とが同一である場合に f=Oとなり、V。がV。-、よりより大きい場合にfはO より大きく、V。がV。-1より小さい場合にfは0より小

【0065】次に、本発明の実施例によるデータ電圧の 印加方法について説明する。

【0066】図5は本発明によるデータ電圧印加方法を 示す図である。

【0067】図5に示したように、本発明の第1実施例 では現在のフレームの目標画素電圧と以前のフレームの 画素電圧(データ電圧)とを考慮して補正されたデータ 電圧V。´を印加して、画素電圧(V。)がすぐ目標電圧 に到達するようにする。つまり、本発明の第1実施例で は現在のフレームの目標電圧と以前のフレームの画素電 40 圧とが異なる場合、現在のフレームの目標電圧より高い 電圧(またはさらに低い電圧)を補正されたデータ電圧 として印加して第1フレームですぐ目標電圧レベルに到 達するようにした後、以降のフレームでは目標電圧をデ ータ電圧として印加する。このようにして、液晶の応答 速度を改善することができる。

【0068】との時、補正されたデータ電圧(電荷量) は以前のフレームの画素電圧によって決定される液晶キ ャパシタンスを考慮して決められる。つまり、本願発明 は以前のフレームの画素電圧レベルを考慮して電荷量

(Q)を供給することにより、第1フレームにおいてす ぐ目標電圧レベルに到達するようにする。

【0069】図6は本発明の第1実施例によってデータ 電圧を印加した場合の液晶表示装置の透過率を示す図で ある。図6に示したように本発明の第1実施例によれ ば、補正されたデータ電圧を印加するため、現在のフレ ームにおいてすぐ目標透過率に到達する。

【0070】一方、本発明の第2実施例では目標電圧よ りやや高い補正された電圧V。を画素電圧として印加 10 する。このように駆動する場合には、図7に示したよう に液晶の応答時間の約1/2以前では透過率が目標値よ り小さくなるが、それ以後は目標値より過度になり(o vercompensate)、平均的な透過率が目標 透過率と同一となる。

【0071】次に、本発明の実施例による液晶表示装置 について説明する。

【0072】図8は本発明の実施例による液晶表示装置 を示す図である。図8に示した本発明の実施例による液 晶表示装置は、デジタル駆動方法を用いる。

20 【0073】図8に示したように、本発明の実施例によ る液晶表示装置は、液晶表示装置パネル100、ゲート ドライバー200、データドライバー300及びデータ 階調信号補正部400を含む。

【0074】液晶表示装置パネル100には、ゲートオ ン信号を伝達するための多数のゲートライン (S, S、、S、、・・・、S。)が形成されており、補正されたデ ータ電圧を伝達するためのデータライン(D₁、D₂、 …、D.) が形成されている。ゲートライン及びデータ ラインによって囲まれた領域は各々画素をなし、各画素 30 はゲートライン及びデータラインにそれぞれゲート電極 及びソース電極が連結される薄膜トランジスタ110 と、薄膜トランジスタ110のドレーン電極に連結され る画素キャパシター(C₁)と、ストレージキャパシタ ー(C,、)とを含む。

【0075】ゲートドライバー200はゲートラインに 順次にゲートオン電圧を印加して、ゲートオン電圧が印 加されたゲートラインにゲート電極が連結されるTFT をターンオンさせる。

【0076】データ階調信号補正部400はデータ階調 信号ソース(例えば、グラフィック制御器)からデータ 階調信号(G。)を受信した後、先に説明したように現 在のフレームのデータ階調信号と以前のフレームのデー タ階調信号とを考慮して補正されたデータ階調信号(G)を出力する。との時、階調信号補正部はスタンド アローン (stand-alone) ユニットとして存 在することもでき、グラフィックカードやLCDモジュ ールに統合されることもできる。

【0077】データドライバー300は、データ階調信 号補正部400から受信された補正された階調信号 (G 50 。´)を該当階調電圧(データ電圧)に変えて各々デー

(11)

タラインに印加する。

【0078】図9は本発明の実施例によるデータ階調信号補正部400を詳細に示すブロック図である。

【0079】図9に示したように、本発明の実施例によるデータ階調信号補正部400は合成器410、フレームメモリ420、コントローラー430、データ階調信号変換器440及び分離器450を含む。

【0080】合成器410はデータ階調信号ソースから 伝送される階調信号(G。)を受信して、データ階調信 号補正部400が処理し得る速度にデータストリームの 10 周波数を変換する。例えば、データ階調信号ソースから 24ビットのデータが65MHzの周波数に同期して受信され、データ階調信号補正部400の構成要素の処理速度が50Mhzが限界であるとすれば、合成器410は24ビットの階調信号を二個ずつ合わせて48ビットの階調信号(G。)に合成してフレームメモリ420に 伝送する。

【0081】フレームメモリ40はコントローラー430の制御によって所定のアドレスに保存されている以前の階調信号($G_{\bullet-1}$)をデータ階調信号変換器440に出力すると同時に、合成器410から伝送される階調信号(G_{\bullet})を前記所定のアドレスに保存する。データ階調信号変換器440は合成器から出力される現在のフレームの階調信号(G_{\bullet})とフレームメモリ420から出力される以前のフレームの階調信号($G_{\bullet-1}$)とを受信し、現在のフレームの階調信号と以前のフレームの階調信号と以前のフレームの階調信号と考慮して補正された階調信号 G_{\bullet} を生成する。

【0082】分離器450は、データ階調信号変換器440から出力される48ビットの補正されたデータ階調信号(G_n)を分離して24ビットの補正された階調信号(Gn)を出力する。

【0083】本発明の実施例では、データ階調信号に同期するクロック周波数がフレームメモリにアクセスするクロック周波数と相異するためデータ階調信号を合成及び分離する合成器410及び分離器450が必要であったが、データ階調信号に同期するクロック周波数とフレームメモリ420にアクセスするクロック周波数とが同一である場合にはこのような合成器と分離器とは必要でなくなる。

【0084】本発明の実施例によるデータ階調信号変換器440としては、先に説明した数式9を満たすデジタル回路を直接製造して使用することができる。

【0085】また、ルックアップテーブル(Look-up table)を作成してROM(read only memory)に保存した後にアクセスして階調信号を補正することもできる。

【0086】実際は、補正データ電圧 (V_n) は単に以前のフレームのデータ電圧 (V_{n-1}) と現在のフレームのデータ電圧 (V_n) との差にだけ比例するのではなく

それぞれの絶対値にも依存する複雑な関数であるので、 このようにルックアップテーブルを構成すれば演算処理 に依存するより回路がはるかに簡単になるという長所が ある。

【0087】一方、本発明の実施例によってデータ電圧を補正するためには実際に用いられるグレースケールの範囲よりさらに広いダイナミックレンジを有しなければならず、アナログ回路では高電圧IC(integrated circuit)を用いることによって解決することができるが、デジタル方式では分けられる階調の数が限定されている。例えば、6ビット階調の場合に64個の階調レベルのうちの一部は実際の階調表示ではない変調された電圧のために割り当てなければならない。つまり、一部の階調レベルは電圧補正用に割り当てなければならない。従って、表現すべき階調の数が減るようになる。

【0088】一方、階調数の減少を防ぐためには次のようなトランケーション(truncation)の概念が導入され得る。例えば、液晶が1Vから4Vの間で駆動され、補正電圧を考慮して電圧が0Vから8Vまで必要であると仮定してみよう。この時、補正を充実に行うために8Vまでを64個の段階に分けると、実際に表現できる階調は30個程度に過ぎないようになる。従って、電圧幅を1Vから4Vに低くし、計算上矯正された電圧(V。)が4Vを越す場合には全ての補正電圧を4Vにトランケートすれば階調数の減少を減らすことができる。

【0089】図10はこのようにトランケーション概念 が導入された本発明の実施例によるルックアップテーブ ルの構成である。

[0090]以上では本発明の実施例について説明したが、本発明は前記実施例にのみ限定されるものではなく、その他の多様な変更や変形が可能である。

【0091】例えば、本発明の実施例では図8においてはデジタル方式で駆動する液晶表示装置を説明したが、その他にもアナログ方式で駆動する液晶表示装置にも本発明が適用されることができる。

【0092】この場合、図8で説明したデータ階調信号 補正部に対応する役割を果たすデータ階調補正部が必要 であり、このデータ階調補正部は数式9を満たすアナロ グ回路を通じて具現できる。

【0093】以上で説明したように、本発明によれば、データ電圧を補正し、補正されたデータ電圧を画素に印加することによって画素電圧がすぐに目標電圧レベルに到達できるようにする。従って、TFT LCDのパネル構造を変える必要なく液晶の応答速度を改善することができる。

【0094】図11は本発明の他の実施例によるデータ 階調信号補正部400を詳細に示すブロック図である。 【0095】図11に示したように、本発明の実施例に

よるデータ階調信号補正部400はフレームメモリ460と、コントローラー(controller)470と、データ階調信号変換器480とを含み、データ階調信号で換器480とを含み、データ階調信号ンースからr(red)、g(green)、b(blue)のそれぞれに対するnビットの階調信号を受信する。従って、データ階調信号補正部440に受信される階調信号は総(3×n)ビットである。ここで、当業者はデータ階調信号ソースから(3×n)ビットの階調信号が同時にデータ階調信号変換部480に印加されるようにすることができ、nビットのr、g、b階調10信号の各々が順次に印加されるようにすることもできる。

【0096】図11においてフレームメモリ460は補正される階調信号のビットを決定するが、データ階調信号ソースから受信されるr、g、bに対するnビットの階調信号のうちのmビットのみを入力し、これをr、g、bに対応する所定のアドレスに保存し、一つのフレームの遅延後にデータ階調信号変換器480に出力する。つまり、フレームメモリ460は現在のフレームのmビットの階調信号(G_n)を受信し、以前のフレームのmビットの階調信号(G_{n-1})を出力する。

【0097】データ階調信号変換器480は、データ階調信号ソースから受信されるnビットのうちの補正が行われずにバイパスされる現在のフレーム(G_n)の(n-m)ビットと、補正のために受信される現在のフレーム(G_n)のmビットと、フレームメモリ460によって遅延された以前のフレーム(G_{n-1})のmビットとを受信した後、現在及び以前のフレームのmビットを考慮して補正された階調信号(G_n)を生成する。

【0098】前記の内容を図12を参照してさらに詳細 30 に説明する。

【0099】図12は本発明の第1実施例によるデータ電圧補正部の動作を概念的に説明した図である。図12でデータ階調信号ソースからデータ電圧補正部400に受信されるr、g、b階調信号は各々8ビットであると仮定する。

【0100】データ電圧補正部400で受信される8ビットのr階調信号のうち、LSBから2ビット(現在のフレームのビット)は補正が行われないビットであって、バイパスされてデータ階調信号変換器480に入力 40 される。そして、現在のフレームの残りの6ビットは補正のためにデータ階調信号変換器480に入力され、同時にフレームメモリ460の所定のアドレスに保存される。

【0101】 ことで、フレームメモリ460は現在のフレームのビットを1フレームの間保存して出力するので、データ階調信号変換器480には以前のフレームの6ビット階調信号が出力される。

【0102】そうすると、データ階調信号変換器480 は現在のフレームの6ビットの階調信号と以前のフレー 50 ムの6ビットのr 階調信号とを受信し、以前のフレームと現在のフレームとの6ビットのr 階調信号を考慮した補正された階調信号を生成する。そして、生成された補正された6ビットの階調信号とLSBである現在のフレームの2ビットの階調信号とを足して、最終補正された8ビットの階調信号(G_n)を出力する。

【0103】同様に、データ階調信号変換器480は、8ビットのg階調信号と、8ビットのb階調信号も前記: r階調信号と同様に6ビットの以前のフレームと現在のフレームの階調信号とを考慮した8ビットの補正された階調信号を出力する。このように出力された8ビットの補正階調信号は、データドライバーによって該当電圧に変換されてデータラインに印加される。

【0104】 ここで、フレームメモリ460に保存され

る r、g、bの6 ビットの階調信号は設定されたアドレスに各々保存される。一方、当業者は一つのフレームメモリ460を用いて r、g、bを担当するアドレス領域を指定する方式を使用することができ、r、g、bを担当する3つのフレームメモリで一つのフレームメモリを 用いるような効果を出すように設計することができる。 【0105】図12を参照した説明から、データ階調信号ソースから8ビットの階調信号が入力される際、従来のフレームメモリのSXGA(1280×1024)の場合には8ビットの r、g、b 階調信号を保存しなければならないので最少30Mbのメモリを必要とするが、本発明の実施例によるフレームメモリ460は6ビットの階調信号のみを保存すればいいので従来に比べて少ない容量のメモリを使用することができるという長所があ

0 【0106】ことで、フレームメモリ460に保存される階調信号のビットの数が少ないほど、フレームメモリ460の容重は従来に比べてはるかに少なくすることができる。

【0107】以下、図13を参照して本発明の第2実施例によるデータ電圧補正部の動作を説明する。図13は本発明の第2実施例によるデータ電圧補正部の動作を概念的に説明した図であって、理解を助けるために一つのフレームメモリと一つのデータ階調信号変換器とで設計した場合を例に挙げて説明する。しかし、フレームメモリとデータ階調信号変換器とはLCDパネルの等級、階調信号のビット数、及び設計者の意図によってその使用個数を変えることができる。例えば、フレームメモリとデータ階調信号変換器とを構成するメモリの数を3つにして、g、bの各々を担当するようにすることができる。

【0108】そして、当業者は前記フレームメモリを r、g、bの各階調信号に対応してリードとライトを専 担する2つの第1及び第2メモリで構成してデータ処理 速度を向上させることができる。

【0109】つまり、階調信号が順次にフレームメモリ

に入力される時、奇数番目の階調信号を第1メモリに保存し、偽数番目の階調信号を第2メモリに保存し、奇数番目の階調信号が第1メモリに保存される時には第2メモリからリードし、偶数番目の階調信号が第2メモリに保存される時には第1メモリからリードして、データがフレームメモリから迅速にリード及びフレームメモリに迅速にライトされるようにすることができる。

【0110】図13において、データ電圧補正部400 は第1実施例によるデータ電圧補正部400とその構成 は同一である。しかし、第2実施例によるデータ電圧補 正部400は入力される階調信号のビット数に比べて出 力する階調信号のビット数を減らす動作を行うことによ り、第1実施例とは区別される。第2実施例によるデータ電圧補正部400の動作は以下のようである。

【0111】データ階調電圧ソースからr、g、bに対する8ビットの階調信号が受信されると、8ビットのr階調信号のうちの下位ビットである3ビットは補正されないビットであって点線ラインに沿ってバイバスされ、残りの現在のフレームの5ビットはデータ階調信号変換器430とフレームメモリ410とに入力される。

【0113】そして、8ビットのG階調信号は点線ラインに沿って2ビットがバイパスされ、残りの6ビットの階調信号(G_n)はデータ階調信号変換器430とフレームメモリ410は、現在のフレームの6ビットの8階調信号を所定のアドレスに保存し、以前のフレーム(G_{n-1})の6ビットの8階調信号を出力する。従って、データ階調信号変換器430は現在及び以前のフレームの6ビッ40トの8階調信号を用いて補正された階調信号(G_n)を出力する。この時、補正された8階調信号(G_n)は、補正された6ビットと補正されていない2ビットとが合わせられた8ビットである。

【0114】最後に、8ビットのb階調信号は点線ラインに沿って3ビットがバイバスされ、残りの5ビットの階調信号(G。)はデータ階調信号変換器430とフレームメモリ410とに入力される。ここで、フレームメモリ410は、現在のフレームの5ビットのg階調信号を所定のアドレスに保存し、以前のフレーム(G。1)

の5 ビットの g 階調信号を出力する。従って、データ階調信号変換器 430 は現在及び以前のフレームの5 ビットの g 階調信号を用いて補正された階調信号(G。 (G0) を出力する。この時、補正された g 階調信号((G0) は、補正された (G0) とが合わせられた (G1) とが合わせられた (G2) といった。

【0115】前記において、8ビットのr、g、b階調信号のうちでバイバスされるビットはLSBから始まるのが好ましく、当業者によってバイバスされるビットの数を異にすることができる。従って、当業者は、構成されるフレームメモリの容量及び個数とデータ階調信号変換器の容量及び個数とを異にすることができる。

【0116】本発明の実施例によるデータ階調信号変換器430では、先に説明した数式9を満たすデジタル回路を直接製造して使用することができ、ルックアップテーブルを作成してROMに保存した後でアクセスして階調信号を補正することもできる。

【0117】実際に、補正データ電圧(V,')は単に以前のフレームのデータ電圧(V,-1)と現在のフレームのデータ電圧(V,)との差だけに比例するのではなくそれぞれの絶対値にも依存する複雑な関数であるので、とのようにルックアップテーブルを構成すれば演算処理に依存するより回路がはるかに簡単になるという長所がある。

【0118】 ことで、図12と図13を参考にした説明から、本発明は次のような効果が現れる。

【0119】例えば、LCDパネルが $SXGA(1280\times1024)$ 級であり、8 ビットの階調信号が印加される場合について説明する。

[0121]より詳細にいえば、一クロック当り2ビクセルを処理する場合、データ階調信号補正部400は48ビットの入力信号を受けるようになるが、メモリのバスサイズは通常、×4、×8、×16、×32などになっているので、16ビットワイド(wide)メモリを3つ使って48ビットバスを構成する。

【0122】しかし、本発明の場合には、nビット階調信号のうちLSBからi(i=1、2、…、n-1)個のビットを補正せずに残りの部分のみを階調補正することにより、フレームメモリとデータ階調信号変換器との容量を減らすことができる。

【0123】例えば、n=8であり、iが2である場合、MSBs (Most Significant Bi 50 ts) 6つのみを補正し、残りの2つのLSBsは補正

しなくても済むので、フレームメモリは1280×1024×3×6ビット(bits)=22.5Mbの容量だけが必要であり、データ階調信号変換器は8ビット階調テーブルメモリ(512Kb)の代わりに6ビットを用いることができるので、24Kb(1ピクセル/クロックである場合)、6×24Kb(2ピクセル/クロックである場合)のようにサイズが画期的に減るようになる。

【0124】一方、本発明の階調信号の補正において補 正ピット数を省略するのは、動画像表現時に人の目は停 10 止画像を見る時ほど敏感ではないためであり、補正ピッ ト数は、動画像表現時に人の目に階調表現が露出されない範囲以内で省略するのが好ましい。

【0125】そして、r、g、b色に対して人の目はその敏感度が異なるので、該当色の階調信号に対して補正ビット数の省略を異にするのが好ましい。つまり、人の目はg色に最も敏感であり、b色に最も鈍感であるので、補正ビット数(i)は $g \le r \le b$ の順になるのが好ましい。

【0126】以上で説明したように、本発明の他の実施 20 例によれば、nビットの階調信号のうちm(m<n)ビットのみを用いてデータ電圧を補正し、補正されたデータ電圧を画素に印加するととにより、画素電圧がすぐ目標電圧レベルに到達することができるようにする。従って、TFT LCDのパネルの構造を変える必要なく液晶の応答速度を改善させるととができる。

【0127】また、本発明の他の実施例によれば、nビット階調信号のうちmビットのみを用いることによってデータ電圧補正時に必要とするメモリの個数及び容量を*

* 減らすことができるので、パネルの収率を向上させることができ、原価を節減することができる。

【0128】以上で説明したように、液晶の応答速度を向上させるための画像信号補正回路を図9と図11とに示した。

【0129】特に、前記画像信号補正回路の原価を節減するためにLSBの一部を除いて補正する方法を導入しており、このアルゴリズムは簡単であり適用が容易であるという長所がある。

.0 【0130】しかし、例えば8ビットグレーを4ビットのみ補正するとすると、量子化による問題が発生し得る。このような問題は大きく2種類であり、次の通りである。

【0131】208(11010000)グレーレベル(G_{n-1})から192(11000000)グレーレベル(G_n)に変化する時、DCC補正値168(101010000)グレーレベル(G_n)を与えてはじめて応答速度が最高価となると仮定する。8ビットを全て補正する時には何ら問題がないが、原価節減のためにMSB4ビットのみを補正するとすると、まずグレールックアップテーブルの中には168という値は入ることができない。従って、これをくり上げて176(10110000)またはくり下げて160(10100000)を代わりに入力する。つまり、省略するLSBビットの分の補正誤差が生じるようになる。これは次のような区間ではさらに問題となり得る。

[0132]

【表1】

П										G	0.7.1							
C	• '	<u></u>	1	3	4	6	8	9	11	12	14	16	17	19	20	22 4	24	25
		Ľ	6	2	8	4	0	6	2	8	4	_0_	6_	2	8	4	_0	5
G	8	3	3	8	3	2	2	2	6	20	10		_	ſ		0	_	
١.	2	3	3	2	0	8	6	4	22	20	10	l IZ	י ו	ı۰	2	U	ľ	יין

【0133】との区間は補正が少しずつ順次に行われる 部分である。との区間を4ビットのみを使って構成する **%**[0134]

【表2】

と、下記の表2のように変わる。

					-					G	h-1							
င	•	0	1	3 2	4 8	В 4	8	9 8	11 2	12 8	14	16 0	17 6	19 2	20 8	22 4	24	25 5
G	3 2	3 2	3	8 2	3 2	3	3 2	3 2	16	16	16	16	16	0	0	0	٥	٥

【0135】第2の問題は次の通りである。

【0136】前記の例のように、208グレーレベルから192グレーレベルに変化する時に補正値として176グレーレベルを与えると仮定すると、207グレーレベルから192グレーレベルに変化する場合に、最大の液晶応答速度を出すためにはおそらく176グレーレベルまたは175グレーレベル値を与えなければならない。・

【0137】しかしながら、4ビットのみを補正する場 会には207(11001111)のMSB4ビットは 192 (11000000)のMSB4ビットと同一であるため補正が行われないで192がそのまま出力される。

【0138】特に、動画像の場合、208グレーレベルの程度のユニフォームな画面であっても実際には209と207グレーレベルなどの階調も多く分布するようになり、208と207グレーの階調の差は1に過ぎないが補償される程度は大きな差が出るので、ディスプレーされる若干の染みがより誇張されて現れ得る。

合には207(1100111)のMSB4ビットは 50 【0139】以上で説明したように、液晶の応答速度を

向上させるための画像信号補正回路で発生し得る2種類はすべて量子化エラーと言えるが、補正を行わずに省略するLSB数が多くなるほど、量子化エラーはひどくなるという問題点がある。

【0140】以下、前記量子化エラーの発生を低減する ための液晶表示装置の一例について説明する。

【0141】図14は本発明のまた他の実施例によるデータ階調信号補正部を詳細に説明するための図であり、前記図9と比較して重なる部分は同一の図面符号を付与し、その説明を省略する。

【0142】図14を参照すると、本発明の他の実施例によるデータ階調信号補正部のデータ階調信号変換器460は、ルックアップテーブル462と演算器464とを含む。

【0143】合成器410から提供される現在のフレームの階調データMSB4ビット、G。[0:3]と以前のフレームの階調データMSB4ビット、G。1[0:3]とによってルックアップテーブル(LUT)に保存された値f、a、bは導出され、演算器464に提供される。

【0144】演算器464は、合成器410から現在のフレームの階調データLSB4ピットG [4:7] と、フレームメモリ420から以前のフレームの階調データLSB4ピットG [4:7] との提供を受け、ルックアップテーブルから動画像補正のための変数f、a、b84の提供を受けて、所定の演算を通じて第1補正されたグレーデータG [0:7] を分離器450 に出力する。

【0145】分離器450に提供された48ビットの第 1補正されたグレーデータはデータ分割されて、24ビ 30ットの補正されたグレーデータ(G,´)をデータドライバー部300に出力する。

【 0 1 4 6 】以上では本発明の実施例について説明したが、本発明は前記実施例にのみ限定されるのではなく、 その他の多様な変更や変形が可能である。

【0147】例えば、本発明の実施例の図8においては デジタル方式で駆動する液晶表示装置を説明したが、そ の他のアナログ方式で駆動する液晶表示装置にも本発明 が適用できることはもちろんである。

【 0 1 4 8 】以下、前記本発明の他の実施例によって低 40 減される量子化エラーの低減の効果をより詳細に説明する。

【 0 1 4 9 】まず、総グレーレベルがx ビットであると すると、二重のMSBy ビットはグレールックアップテ ーブルを用いて補正し、残りのz(つまり、x-y)ビ* *ットは演算によって補正する。

(16)

 ${0150}$ 以下、x=8、y=4 である時の例を挙げて説明し、説明の便宜のために次を定義する。

【0151】[A],はAを越えない最も大きい2"の倍数である。例えば、[207],=[206],=[205],=…=[193],=[192],=192のとおりである。

【0152】つまり、[A]。はAのLSBnビットを全て0で満たした値である。反対に、[A]はAのMS 10 Bmビットを全て0で満たした値である。そして、

。[A]。はAOMSBmビット、LSBnビットを全て 0 で満たした値である。補正用グレールックアップテーブルによるマッピングを $f(G_s,G_{s-1})$ とすると、本発明における補正は下記する数式 1 0 のとおりである。 $\{0$ 1 5 3 $\}$

【数10】

 $G_n' = f([G_n]_*, [G_{n-1}]_*) + \alpha([G_n]_*, [G_{n-1}]_*) \times \frac{4[G_n]}{16} - b([G_n]_*, [G_{n-1}]_*) \times \frac{4[G_n]}{16}$

【0154】とこで、 $[G_n]$ 、 idG_n のLSB4ビット を全て0で満たした値、 $[G_{n-1}]$ 、 idG_{n-1} のLSB4 ビットを全て0で満たした値、 $[G_n]$ idG_n のMSB 4ビットを全て0で満たした値、aとbは全て正の整数 である。

【0155】前記数式10によれば、グレールックアップテーブルによるマッピング、つまり $[f([G_n], [G_{n-1}],)]$ とともに第2項($a([G_n], [G_{n-1}],)$ ×, $[G_n]/16$)と第3項(-b($[G_n], [G_{n-1}],)$ ×, $[G_n]/16$)との演算を通じて量子化エラー(Quantization e rror)を減らすことができる。

【0156】前記数式10においてf、a、bは基本的 に次のように与えられる。

【0158】従って、f、a、bの値はこの関係を基本 として設定される。実測を通じて下記する表3のような 補正用グレールックアップテーブルが得られたと仮定し てみよう。

[0159]

【表3】

		G.	-1
	**	64	80
l c L	128	140	136
	144	160	158

[0160]例えば、[G_n],=128、[G_{n-1}],= a([G_n], [G_{n-1}],)=160-140=20、 64とすれば、f([G_n], [G_{n-1}],)=140、 50 b([G_n], [G_{n-1}],)=140-136=4とな る。しかしながら、この値は絶対的なものではなく、この 1.6×1.6 区間の値が最も誤差の少ない値になるように決められる。

[0161] 例えば、前記値が $G_n=144$ 、 $G_{n-1}=8$ 0 である場合を数式10 によって近似するとすれば、 $G_n=140+20*16/16-4*16/16=1$ 56 となり、実測して得た値である158 とは差が出るようになる。この程度の誤差は無視しても差支えないが、もしもこの差が大きくなれば、f、a、b の値を微細調整することによって 16×16 区間の値の誤差が最 10 も少なく表現されるようにする。

[0162] 反面、例外的に気を使うべき部分は $[G_n]_* = [G_{n-1}]_*$ のブロックである。この場合は G_n $= G_n$ が絶対に守られなければならないため $f = [G_n]_*$ に固定され、 $a \ge b \ge 0$ 値をそれに合わせて調節しなければならない。前記数式 10 において $G_n = G_{n-1}$ であれば、a - b = 16 になってはじめて G_n $= G_n$ の条件が満たされる。

【0163】それでは一つの例を挙げて前記数式10によって演算される補正されたグレーデータを説明する。 【0164】例えば、以前の階調データ(G...)が72階調レベルであり、現在の階調データ(G...)が136階調レベルである場合、前記表3の補正用グレールックアップテーブルには各々の階調データが存在しないため、これを所定の演算を通じて図12aに示したように導かなければならない。

[0165] \neg **b b f** ([G_n], [G_{n-1}],) = **f** ([136], [72],) \neg **b b** \neg **b c f** (128, 64) = 1.40 \neg **b b b** ([G_n], [G_{n-1}],) = 160 \neg 140 = 20 \neg **b b** ([G_n], [G_{n-1}],) = 140 \neg 136 = 4 \neg **b b c**

【0166】したがって、前記数式10にこれを代入すると、G、´=140+20*(136-128)/16-4*(72-64)/16=148である。

【0167】また、ルックアップテーブルに保存される ビット数を減らすための他の方法としては、下記の数式 11を用いてブレークダウン(break down) することができる。

【0168】 【数11】

 $G_{\bullet} = f' + [G_{\bullet}]_{\bullet} + a([G_{\bullet}]_{\bullet}[G_{\bullet - 1}]_{\bullet}) \times \frac{4[G_{\bullet}]}{16} - b([G_{\bullet}]_{\bullet}[G_{\bullet - 1}]_{\bullet}) \times \frac{4[G_{\bullet}]}{16}$

[0169] ととで、 $f'=f([G_n], G_{n-1}], G_n]$ は G_n のLSB4ビットを全て0 で満たした値、 $[G_{n-1}]$ 4は G_{n-1} のLSB4ビットを全て0 で満たした値、 $[G_n]$ は G_n のMSB4ビットを全て0 で満たした値、a とりは全て正の整数である。

【0170】それでは、前記数式11によって演算される補正されたグレーデータを一例を挙げて説明する。

【0171】例えば、以前の階調データ(Gana)が72階調レベルであり、現在の階調データ(Gan)が136階調レベルである場合、前記表3の補正用グレールックアップテーブルには各々の階調データが存在しないので、これを所定の演算を通じて図12cに示したように導かなければならない。

32

[0172] O0, f'=f([G_n], [G_{n-1}], -[G_n], =f([136], [72], -128=f(128, 64) -128=14$ 0-128=12 C0, a"([G_n], [G_{n-1}], +2*=4+16=20, b([G_n], [G_{n-1}], =4

【0173】したがって、前記数式11にこれを代入すると、G。 = 128+12+20*(136-128)/16-4*(72-64)/16=148である。

【0174】一方、前記図10に示したルックアップテーブルに保存されるビット数を減らすための一つの方法20 として、下記の数式12を用いてブレークダウン(break down)することができる。

[0175]

【数12】

 $G_{n} = f' + G_{n} + a([G_{n}]_{\sigma}[G_{n-1}]_{+}) \times \frac{4[G_{n}]}{16} - b([G_{n}]_{\sigma}[G_{n-1}]_{+}) \times \frac{4[G_{n}]}{16}$

[0176] とこで、 $f = f - G_n$ 、 $[G_n]$,は G_n の LSB4ビットを全て0で満たした値、 $[G_{n-1}]$,は G_n のLSB4ビットを全て0で満たした値、I0 [G_n] はI30 整数であり、I1 はI2 と数であり、I3 とこのを数である。

[0177] つまり、a´([G_n]₄、[G_{n-1}]₄) = a([G_n]₄、[G_{n-1}]₄) - 2 である。

【0178】それでは、前記数式12によって演算される補正されたグレーデータを一例を挙げてより詳細に説明する。

【0179】例えば、以前の階調データ(G_{n-1})が7 2階調レベルであり、現在の階調データ(G_n)が13 6階調レベルである場合、前記表3の補正用グレールッ クアップテーブルには各々の階調データが存在しないの で、これを所定の演算を通じて図15bに示したように 導かなければならない。

[0180] $\neg \sharp h$, f ([G_n], [G_{n-1}],) = f ([136], [72],) = f (128, 64) = 1 40 \tau \text{\$\sigma} \text{\$\sigm

【0181】したがって、前記数式12にこれを代入すると、G、=136+12+4*(136-128) 50 /16-4*(72-64)/16=148である。 【0182】 この場合はa´の値も小さくなるので(-16) a´に割り当てるビット数を減らすことができるという利点があるが、区間によってa´が負の数にならなければならない場合が生じるため、サインビット(sign bit)をもう一つ割り当てなければならない。

【0183】以上で説明したように、補正階調データ用ルックアップテーブルの大きさは数式10、11、12の順序で小さくなり、ロジックの複雑性はこれと反対に 増加する

【0184】以上では8ビット全てを補正することをその例として説明した。しかし、フレームメモリの大きさをさらに減らさなければならない場合や、i/Oビンの数を減らさなければならないなどの理由で8ビットのデ*

* ータ全部を保存しない場合もあり得る。

【0185】例えば、DRAMの次元(dimension)は4、8、16、32などのようになっており、r、g、bそれぞれの24ビットの色情報を保存するためには32を使用しなければならないが、原価負担のために32を適用することができない場合もある。従って、32の代りに16を用いてr5ビット、g6ビット、b5ビットのみを保存することもできる。この場合の変更は次のように行われる。

10 【0186】つまり、6ビットの場合は下記の数式13 のように補正グレー値を出力する。

[0187]

【数13】

$$G_n' = f([G_n]_*, [G_{n-1}]_*) + a([G_n]_*, [G_{n-1}]_*) \times \frac{4[G_n]}{16} - b([G_n]_*, [G_{n-1}]_*) \times \frac{4[G_n] > 2}{4}$$

(18)

【0188】ととで、 $[G_n]_*$ は G_n のLSB4ビット を全て0で満たした値、 $[G_{n-1}]_*$ は G_{n-1} のLSB4ビットを全て0で満たした値、 $_*$ [G_n] は G_n のMSB4ビットを全て0で満たした値、 $_*$ 20であり、 $_*$ [G_n] >>2は、 $_*$ [G_n] を演算したバイナリデータを2ビット右側にシフトさせる機能を行い、結果と>>

※しては2'で割った効果を有する。

【0189】また、5ビットの場合には下記の数式14のように補正グレー値を出力する。

[0190]

【数14】

$$G_n' = f([G_n]_*, [G_{n-1}]_*) + a([G_n]_*, [G_{n-1}]_*) \times \frac{4[G_n]}{16} - b([G_n]_*, [G_{n-1}]_*) \times \frac{4[G_n] >> 3}{2}$$

【0191】ととで、 $[G_n]$,は G_n のLSB4ビットを全て0で満たした値、 $[G_{n-1}]$,は G_{n-1} のLSB4ビットを全て0で満たした値、 $[G_{n-1}]$ は G_{n-1} のMSB4ビットを全て0で満たした値、aとりは全て正の整数であり、 $[G_{n-1}]$ >>3は、 $[G_{n-1}]$ を演算したバイナリデータを3ビット右側にシフトさせる機能を行い、結果としては2¹で割った効果を有する。

★くなって高速演算が難しくなる場合には、現在のフレームの階調データ(G。)さえもLSBいくつかを省略して補正する方法を取るとともできる。 G。を6ビット、G。1を6ビットのみ補正する場合の変換は下記の数式15のとおりである。

30 [0193] [数15]

【0192】また、解像度によってピクセル周波数が高★

$$G_{n} = f([G_{n}]_{*}[G_{n-1}]_{*}) + a([G_{n}]_{*}[G_{n-1}]_{*}) \times \frac{4[G_{n}] >> 2}{4} - b([G_{n}]_{*}[G_{n-1}]_{*}) \times \frac{4[G_{n}] >> 2}{4}$$

【0194】以上で説明したように、一般に、pビットのグレールックアップテーブルを用いて、qビットのG。、rビットのG。...1のみを補正する場合には、下記の数☆

☆式16で整理することができる(q、r>p)。

[0195]

【数16】

$$G_{n} = f([G_{n}]_{\mathbf{l}-p}[G_{n-1}]_{\mathbf{l}-p}) + \alpha([G_{n}]_{\mathbf{l}-p}[G_{n-1}]_{\mathbf{l}-p}) \cdot \frac{{}_{p}[G_{n}]_{\mathbf{l}-q} >> (8-q)}{2^{(q-p)}}$$

$$-b([G_n]_{k-r}[G_{n-1}]_{k-r})\cdot \frac{{}_{p}[G_{n-1}]_{k-r}>>(8-r)}{2^{(r-p)}}$$

【0196】本発明による動画像補正機能を有する液晶表示装置の動作を簡略に説明すると次の通りである。 【0197】前記のように、本発明では動画像具現時の引きずられ現象を除去するために、一つのフレームの画像信号(Gn)をそれ以前のフレームの画像信号(Gn-1)と下記の数式17乃至20に基づいて比較して補正する。

[0198]

【数17】

 $G_n = G_n$, if $G_n = G_{n-1}$

[0199]

【数18】

 $G_{\bullet} = G_{\bullet}$ if $G_{\bullet} > G_{\bullet}$.

[0200]

【数19】

 $G_n' < G_n$, if $G_n < G_{n-1}$

[0201]

50 【数20】

35 $G_n'-G_n \propto G_n-G_{n-1}$

【0202】つまり、現在のフレームで印加される画像 信号がそれ以前のフレームの画像信号と変わらなければ 数式17のように補正を行わず、現在の階調(または階 調電圧)が以前の階調(または階調電圧)より高くなれ ば補正回路は数式18のように現在の階調(または階調 電圧)をさらに高くして出力し、現在の階調(または階 調電圧)が以前の階調(または階調電圧)より低くなれ ば補正回路は数式19のように階調(または階調電圧) をさらに低くして出力する。この時の補正が行われる程 10 度は、数式20のように現在の階調(または階調電圧) と以前の階調(または階調電圧)との差に比例する関数 である。

【0203】とのような補正過程を通じてLCDパネル の応答速度は速くなるが、これは次の原理に基づく。

【0204】まず、窮極的に意図した電圧が加えられる ようにする。つまり、液晶セルに5Vを加えようと意図 したとするなら実際にも5Vが加えられるようにする。 液晶が電気場に反応して液晶の方向子の方向が変わると 液晶のキャパシタンスも変わるので、実際にはじめに加 20 えられた電圧とは違う電圧が液晶に加えられるようにな る。

【0205】つまり、液晶物質自体の応答速度が1フレ ーム (16.7ms、@60Hz) 以内に入るとしても、 現在のAMLCD駆動方式では前記メカニズムによる正 確な電圧が加えられずにその以前電圧との間の値が加え られるようになるので、LCDパネルにおける実際の応 答速度は1フレームよりはるかに遅くなる。

【0206】ここで信号補正を通じて意図していた電圧 が実際にも加えられるようにして正確な応答が行われる 30 ようにする。この時、過度補償(overcompen sate) して液晶が応答する時間の間の透過率誤差を 補償するとともできる。

【0207】次に、ほとんどの液晶物質は電圧の変化が 大きいほど応答速度自体もまた速くなる。例えば、ライ ジング (rising) の場合、1Vから2Vに変わる 時より1 Vから3 Vに変わる時の応答速度が一般により 速く、フォーリング (falling) の場合、3Vか ら2Vに変わる時より3Vから1Vに変わる時の応答速 度がより速い。

【0208】このような傾向は液晶物質によって、また はLCDの動作モードによって多少差があるが、大体は 守られている。例えば、ツイストネマチックモード(T wisted Nematic mode) の場合、ライ ジングは電圧の差が大きくなるのに伴って最高15倍ま で応答速度が速くなり、フォーリングは最高 1.5倍ま で速くなる。

【0209】その次に、液晶物質自体の応答時間が1フ レーム(16.7ms)を越える場合には、強制牽引方 式によって1フレームに応答時間を短くすることができ 50 た場合の液晶表示装置の透過率を示す図である。

る。1 V から2 V に変わるまでの応答時間が30 msで ある液晶があると仮定しよう。言い換えれば、2 Vに該 当する透過率を得るために2Vを加えると30msが所 要される。

【0210】同一な液晶が1Vから3Vまで到達するの にかかる時間も30msであるとすれば(殆どの場合は これよりは短い)、2Vに該当する透過率は図16に示 したように30ms以前に到達する。つまり、2Vに該 当する透過率を得るために3Vを加えると、30msよ り短い時間に2Vに該当する透過率に到達するようにな

【0211】もちろん、続けて3Vを加えれば液晶は窮 極的に3 Vの水準に到達するので、2 Vの水準に到達し た時にこの超過電圧をカットーオフ(cutooff) し、2Vをかければ液晶は2Vの水準に30msより短 い時間に到達することができる。カット-オフ (cut -off)をする時点、つまり、電圧を変えて加えると とができる時点はフレームが変わる時である。したがっ て、液晶が 1 フレーム (1 6 .7 m s) 後に 2 V の水準 に到達する電圧、例えば、3Vを加えた後にその次のフ レームで元来の2 V に逆戻りをすれば応答時間は16. 7msに短くなるわけである。この場合にも過度補償 (overcompensation) 方式を導入して 液晶の応答時間 (例えば、16.7ms) の間の透過率 誤差部分を相殺することができる。

[0212]

【発明の効果】以上で説明したように、本発明のまた他 の実施例によれば、液晶表示装置において、データ電圧 を補正し、補正されたデータ電圧を画素に印加すること によって画素電圧をすぐに目標電圧レベルに到達するよ うにすることができる。従って、TFT LCDのパネ ル構造を変更する必要なく液晶の応答速度を改善させる ことができる。

【0213】また、液晶表示装置の駆動時、特に動画像 具現時に液晶の応答速度を向上させるための画像信号補 正回路において、グレールックアップテーブルの大きさ は減らして量子化エラーを除去することができる。

【図面の簡単な説明】

【図1】液晶表示装置における各画素の等価回路を示す 40 図である。

【図2】従来の駆動方式で印加されるデータ電圧及び画 素電圧を示す図である。

【図3】従来の駆動方式による液晶表示装置の透過率を 示す図である。

【図4】液晶表示装置の電圧-誘電率の間の関係をモデ リングした図である。

【図5】本発明の一実施例によるデータ電圧の印加方法 を示す図である。

【図6】本発明の一実施例によってデータ電圧を印加し

【図7】本発明の他の実施例によってデータ電圧を印加 した場合の液晶表示装置の透過率を示す図である。

【図8】本発明による液晶表示装置を示す図である。

【図9】本発明の一実施例によるデータ階調信号補正部 を示す図である。

【図10】本発明の一実施例によるルックアップテーブルを示す図である。

【図11】本発明の他の実施例によるデータ電圧補正部を示す図である。

【図12】前記図11の第1実施例によるデータ電圧補 10 正部の動作を概念的に説明した図である。

【図13】前記図11の第2実施例によるデータ電圧補 正部の動作を概念的に説明した図である。

【図14】本発明のまた他の実施例によるデータ階調信 号補正部を詳細に説明するための図である。

【図15】(a)本発明のまた他の実施例によって演算される補正されたグレーデータの変換を説明するための図である。

(b) 本発明のまた他の実施例によって演算される補正*

(c) 本発明のまた他の実施例によって演算される補正されたグレーデータの変換を説明するための図である。 【図16】従来の電圧印加方式と本発明による電圧印加

* されたグレーデータの変換を説明するための図である。

【図16】従来の電圧印加方式と本発明による電圧印加 方式とを比較した波形図である。

【符号の説明】

100 液晶表示装置パネル

110 薄膜トランジスタ

200 ゲートドライバー

300 データドライバー

400 データ階調信号補正部

410 合成器

420、460 フレームメモリ

430、470 コントローラー


440、480 データ階調信号変換器

450 分離器

462 ルックアップテーブル

464 演算器

[図1] [図3]




Ca.		G _{a-1}				
6	•	64	80			
	128	140 _ a 20	136 =4			
C.	144	180	158			

【図15】

G,		G a-1
3	•	64 80
	128	140 136 b=4 12 8
C.	144	160 158 a=20 32 30


(c)

【図2】			




C.		G _{a-1}				
_	•	84	80			
	128	140 12	136 -4 B			
G.	144	180 8 4 16	"158 14			







【図5】




【図7】







【図8】



[図9]




【図11】




【図10】

					G	n			
Gr	Gn'		1	2	2	•••	253	254	255
	0	0	1	3	5		255	255	255
	1	0	1	3	4	•••	255	255	255
	2	0	1	2	3		255	255	255
	3	0	0	2	3		255	255	255
Gn-1	:	:	•••		-	:			•••
	253	0	0	0	0		253	254	255
	254	0	o	0	0		253	254	255
	255	0	0	0	0		252	253	255


【図12】




【図13】



【図16】



[図14]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 □ FADED TEXT OR DRAWING
 □ BLURRED OR ILLEGIBLE TEXT OR DRAWING
 □ SKEWED/SLANTED IMAGES
 □ COLOR OR BLACK AND WHITE PHOTOGRAPHS
 □ GRAY SCALE DOCUMENTS
 □ LINES OR MARKS ON ORIGINAL DOCUMENT
 □ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.